適合元器件測(cè)試用設(shè)備

在用于惡劣環(huán)境的半導(dǎo)體電子元件的制造中，IC封裝組裝和工程和生產(chǎn)的測(cè)試階段包括在溫度（-85℃至+ 250℃）下的電子冷熱測(cè)試和其他環(huán)境測(cè)試模擬。

無(wú)錫冠亞積探索和研究元件測(cè)試系統(tǒng)，主要用于半導(dǎo)體測(cè)試中的溫度測(cè)試模擬，具有寬溫度定向和高溫升降，溫度范圍-92℃~250℃，適合各種測(cè)試要求。

-85℃～200℃ 半導(dǎo)體芯片檢測(cè)Chiller

-85℃～200℃ 半導(dǎo)體芯片檢測(cè)Chiller

　　接觸孔的直徑通常都是別，因此，晶圓測(cè)試對(duì)探針臺(tái)的精度要求非常高，如果稍有偏差，探針將有較大可能扎壞晶圓，因此，探針臺(tái)的技術(shù)難度較大。

　　晶圓測(cè)試的目的是把好的和壞的晶粒分別挑出來，并進(jìn)行標(biāo)記形成晶圓的Map圖，此后只對(duì)性能良好的晶粒進(jìn)行封裝，以節(jié)省后續(xù)的封裝成本。

　　3、成品測(cè)試階段：測(cè)試機(jī)+分選機(jī)，測(cè)試芯片，提高良率

　　封裝測(cè)試又稱為FT測(cè)試或終測(cè)，一般在封測(cè)廠完成，是指芯片完成封裝后，通過分選機(jī)和測(cè)試機(jī)配合，對(duì)每一顆芯片進(jìn)行電參數(shù)性能測(cè)試，保證出廠的每顆集成電路的功能和性能指標(biāo)能夠達(dá)到設(shè)計(jì)規(guī)范要求，目的在于提高出廠芯片良率。封裝測(cè)試主要用到測(cè)試機(jī)和分選機(jī)，此外還有定制化的測(cè)試電路板和底座。

成品測(cè)試的過程：分選機(jī)將待測(cè)芯片逐個(gè)自動(dòng)傳送并放入測(cè)試底座。底座和測(cè)試電路板把芯片的引腳與測(cè)試機(jī)的測(cè)試板卡連接，測(cè)試機(jī)對(duì)集成電路施加輸入信號(hào)、采集輸出信號(hào)，判斷集成電路在不同工作條件下功能和性能的有效性。