YUY-E207CycloneII基礎(chǔ)型EDA技術(shù)實驗箱

一、實驗系統(tǒng)概述

CycloneII基礎(chǔ)型EDA技術(shù)實驗箱是適合工科類專業(yè)進(jìn)行EDA技術(shù)課程教學(xué)實驗以及課程設(shè)計的*工具，系統(tǒng)由四部分組成，包括：可編程邏輯器件部分、單片機(jī)小系統(tǒng)部分、外圍接口部分，實驗內(nèi)容豐富生動形象，能夠大大的激發(fā)學(xué)生的興趣，使學(xué)生老師在教學(xué)的過程中能夠寓教于樂，同時在學(xué)習(xí)EDA的同時可以加強(qiáng)對控制、通信、單片機(jī)等課程進(jìn)行加深教學(xué)，讓學(xué)生學(xué)有所得。

二、實驗系統(tǒng)性能特點

1、FPGA核心板主芯片采用ALTERA CycloneII系列中的EP2C5，用戶可更換其它核心板；

2、核心板自帶SDRAM與FLASH，可用于NIOSII、IP CORE

設(shè)計驗計；

3、單片機(jī)小系統(tǒng)可單獨使用也可與核心板相結(jié)合成

綜合的系統(tǒng)設(shè)計；

4、豐富的實驗?zāi)K，在數(shù)字電路的基礎(chǔ)上增加了控制類、接口類、通信類的實驗?zāi)K；

5、二個時鐘源，四路輸出，每路相對獨立， 24MHZ-1HZ的頻率能滿足用戶要求；

6、CPLD/FPGA主芯片I/O口*開放，用戶可以任意定義；

7、豐富的樣板實驗程序，在常規(guī)的EDA實驗基礎(chǔ)上增加了交通燈、電梯、步進(jìn)電機(jī)、直流電機(jī)、PS2、VGA、音樂、鍵盤等實驗，實驗內(nèi)容形象生動；

8、MAXPLUSII  10.XX、QUARTUS開發(fā)軟件，支持多種語言輸入，自帶LICENSE；

9、詳細(xì)的操作手冊，含軟、硬件的使用說明，各模塊的功能說明。

三、實驗系統(tǒng)組成

1、8 位撥動開關(guān)輸入模塊

2、8位按鍵開關(guān)輸入模塊

3、4*4矩陣鍵盤輸入模塊

4、8位LED顯示模塊

5、8*8點陣顯示模塊

6、1602字符液晶顯示模塊

7、8通道8位并行AD轉(zhuǎn)換模塊

8、2路8位并行DA轉(zhuǎn)換模塊

9、0～5V模擬量輸出

10、蜂鳴器、喇叭輸入接口模塊

11、1個四向模擬交通燈控制模塊

12、1個四相步進(jìn)電機(jī)控制模塊

13、1個速度可控、可測直流電機(jī)模塊

14、1個VGA接口

15、2個UART串行通信接口

16、S51單片機(jī)小系統(tǒng)模塊

17、固定脈沖輸出24MHZ-1HZ

18、CPU核心板

19、實驗系統(tǒng)工作電源5V/2A，12V/0.7A，帶短路保護(hù)功能。

四、CPU核心板詳細(xì)組成

1、FPGA核心板主芯片采用ALTERA CycloneII系列中的EP2C5Q208C8N。

2、FPGA內(nèi)門電路高達(dá)10萬門，內(nèi)部使用RAM作電路結(jié)構(gòu)，速度高達(dá)幾百MHZ，且可任意規(guī)劃更改電路，是一個可隨心所欲的設(shè)計芯片

3、8M-Byte SDRAM

4、2M-Byte Nor Flash

5、4M-Bits EPCS4

6、JTAG編程調(diào)試接口

7、2個擴(kuò)展接口，擴(kuò)展FPGA共66個IO接腳

8、1個復(fù)位按鍵和一個用戶LED顯示

9、5V/DC電源輸入接口

五、實驗項目

1、基于QUARTUSII圖形輸入電路的設(shè)計

2、基于VHDL格雷碼編碼器的設(shè)計

3、含異步清零和同步使能的加法計數(shù)器

4、八位七段數(shù)碼管動態(tài)顯示電路的設(shè)計

5、數(shù)控分頻器的設(shè)計

6、圖形和VHDL混合輸入的電路設(shè)計

7、基本觸發(fā)器的設(shè)計

8、可控脈沖發(fā)生器的設(shè)計

9、基于VHDL的搶答器的設(shè)計

10、鍵盤接口電路的設(shè)計

11、AUDIO電子音樂實驗

12、直流電機(jī)的測速和速度控制實驗

13、步進(jìn)電機(jī)驅(qū)動控制

14、交通燈控制電路實驗

15、PS2接口鍵盤顯示實驗

16、VGA彩條信號發(fā)生器的設(shè)計

17、數(shù)字頻率計的設(shè)計

18、多功能數(shù)字鐘的設(shè)計

19、電梯控制的設(shè)計

20、AD/DA轉(zhuǎn)換實驗

21、正負(fù)脈寬調(diào)制信號發(fā)生器設(shè)計矩陣

22、基于VHDL的表決器的設(shè)計

23、NIOSII IP CORE設(shè)計

1）小NUISII系統(tǒng)設(shè)計

2）設(shè)計一個帶SDRAM和FLASH的NIOSII系統(tǒng)

3）FLASH讀寫操作-流水燈的設(shè)計……

六、配套軟件

根據(jù)不同用戶要求可配套不同版本的軟件，隨機(jī)配套的軟件功能齊全，支持VHDL硬件描述語言等多種設(shè)計輸入。均支持功能仿真和時序分析，軟件可運行在Windows9X/2000/NT及Windows XP操作系統(tǒng)下。

七、產(chǎn)品配置